

TUTORIAL DE SIMULAÇÃO: MODULAÇÃO UNIPOLAR NRZ-L

1. PRÉ-REQUISITOS

Para a reprodução exata do ambiente de simulação estabelecido, constata-se os seguintes requisitos de software e sistema:

- * Ambiente de Desenvolvimento: Xilinx Vivado Design Suite (Versão 2023.2 ou superior).
- * Ferramenta de Simulação: Vivado Simulator (XSIM) integrado.
- * Sistema Operacional: Windows 10/11 64-bits ou distribuições Linux homologadas pela Xilinx.
- * Linguagem de Descrição de Hardware: VHDL-2008.

2. ABERTURA DO PROJETO

1. Executar o software Xilinx Vivado.
2. No menu inicial (Quick Start), selecionar a opção "Open Project".
3. Navegar pelo diretório de arquivos do repositório clonado até a pasta correspondente: `modulacao_nrz_l_nrz_i_vhdl_fpga/nrz_l/vivado_project/`.
4. Selecionar o arquivo de extensão de projeto "nrz_l_modulator.xpr" (ou o nome do arquivo .xpr definido no projeto NRZ-L) e clicar em OK.
5. Aguardar o carregamento completo da árvore de componentes no painel Project Manager.

3. ESTRUTURA DOS ARQUIVOS NO VIVADO

Com o ambiente carregado, a janela "Sources" (localizada no canto superior esquerdo) apresenta a organização hierárquica dos arquivos do projeto da seguinte forma:

* Design Sources: Contém o arquivo correspondente ao "Top Module" de síntese (nrz_l_modulator.vhd). Este arquivo abriga a descrição estrutural e o comportamento físico do circuito lógico que processa os dados, o clock gerado pelo IP Clock Wizard (clk_wiz_0) e as interfaces de saída VGA/PMOD implementadas nesta etapa do projeto.

* Simulation Sources (sim_1): Contém o arquivo de estímulos ou testbench (tb_nrz_l.vhd). Este módulo é responsável por instanciar o circuito e gerar os sinais de clock, inicialização (reset) e o vetor de dados binários fixo para teste, não possuindo pinos físicos de E/S.

4. CONFIGURAÇÃO DA SIMULAÇÃO

1. Na janela "Sources", expandir a pasta "Simulation Sources" e depois "sim_1".
2. Clicar com o botão direito sobre o arquivo do testbench (tb_nrz_l.vhd) e selecionar a opção "Set as Top" para direcionar o interpretador de simulação.
3. No painel de navegação esquerdo (Flow Navigator), clicar com o botão direito sobre a opção "Simulation" e selecionar "Simulation Settings...".
4. Na aba "Simulation", configurar o campo "Simulation Run Time" para o valor de "400 ns" (tempo hábil para a transmissão integral do vetor e estabilização das linhas). Clicar em Apply e em OK.

5. EXECUÇÃO DA SIMULAÇÃO

1. No painel esquerdo (Flow Navigator), localizar o grupo de ferramentas "Simulation".
2. Clicar na opção "Run Simulation" e, no menu suspenso apresentado, selecionar "Run Behavioral Simulation".
3. Aguardar a compilação dos arquivos de hardware. Caso o código não apresente erros de sintaxe, a perspectiva do Vivado Simulator será carregada automaticamente exibindo a janela de waveforms.

6. VISUALIZAÇÃO DO WAVEFORM

Para realizar a leitura precisa dos tempos e estados lógicos da modulação, adotam-se as seguintes operações na interface gráfica do simulador:

1. Ajuste de Escala (Zoom): Clicar no botão "Zoom Fit" (ícone de uma lupa com setas para as quatro direções ou atalho de teclado F6) para enquadrar todo o intervalo temporal simulado na tela.
2. Inclusão de Sinais Internos: Na janela "Scope", selecionar a instância do componente sob teste (geralmente identificada como uut). Na janela adjacente "Objects", selecionar os registros de controle do circuito (s_counter, s_bit_index e s_finished) e arrastá-los para o painel de visualização de sinais do waveform. No menu superior do simulador, clicar sequencialmente nos botões "Restart" e "Run All" para atualizar o gráfico temporal.
3. Medição de Intervalos: Posicionar o cursor amarelo do simulador sobre as bordas de transição para realizar a inspeção bit a bit com base na régua de tempo superior.

7. RESULTADO ESPERADO

O vetor de bits injetado para teste no ambiente de simulação através do tb_nrz_l é o "1011001010101101". O comportamento do sinal modulado na saída "tx_out" obedece de forma direta ao nível do bit correspondente (Modulação NRZ-L), operando sob um período de bit de 20 ns comandado pelo contador interno. O comportamento cronológico esperado é:

- * De 0 ns a 10 ns: Período com sinal de reset ativo (rst = '1'), forçando a saída tx_out para o nível lógico baixo ('0').
- * De 10 ns a 30 ns (Bit 15 = '1'): Na transição do sinal de reset para nível baixo, o circuito inicia a transmissão. O primeiro bit possui valor '1', fazendo a linha tx_out assumir nível alto imediatamente.
- * De 30 ns a 50 ns (Bit 14 = '0'): A saída decai para nível baixo ('0') acompanhando a mudança de dado.

* De 50 ns a 90 ns (Bits 13 e 12 = "11"): Ocorre uma sequência homogênea de bits em nível alto. A saída tx_out permanece estática em '1' de forma contínua por 40 ns, evidenciando que o sinal não retorna a zero no meio do intervalo de bit.

* Em 330 ns: O processamento do último elemento (Bit 0) é concluído. O sinal interno s_finished transiciona para nível alto ('1'), travando a máquina de estados e garantindo que o barramento de saída cesse oscilações espúrias.

